电子电路大全(PDF格式)-第87部分

快捷操作: 按键盘上方向键 ← 或 → 可快速上下翻页 按键盘上的 Enter 键可回到本书目录页 按键盘上方向键 ↑ 可回到本页顶部! 如果本书没有阅读完，想下次继续接着阅读，可使用上方 "收藏到我的浏览器" 功能 和 "加入书签" 功能！



出的。它被DFC　（双滤波器控制）控制。位OutS2、OutS1、OutS0　必须设置为110。当QCHOUT　

使用开关将TX　　回路滤波器接地时，QCHOUT　和ICHOUT　都不能被作为测试脚使用到不同　

的接收器。接收模式的回路滤波器包括C15、C16、R109　、R101　和C101　。　　

　　　　PLL　外部调制模式，充电泵输出状态有三态。回路是开环的因此不能跟踪调制。意味着　

回路滤波器有高的带宽、短的开关时间。由于漏电流、回路电压将减少，发射时间将受限于　

滤波器的带宽，当发射时间更短时，高带宽要求低电容量的电容，回路电压下降得更快。回　

路在PLL　锁定在需要的频率上和功放器被打开时构成闭环。当调制开始时，回路迅速打开，　

此时回路不能跟踪调制，在调制网络中采用AC　耦合无DC　成分。　　

　　　　发射功率放大器是基本的AB　类，最后一级是开集电极（OC　）电路。因此外接一负载电　

感（L2　）是必不可少的，放大器的直流电流通过外接偏置电阻　R14　　　　　　　　　　　　　　　　　　　　　　　　　调整。当偏置电阻值为　

1。5kOhm时，偏置电流为50uA　。最后一级电路的偏置电流大约为15mA。　　

　　　　阻抗匹配电路取决于天线使用的类型，但将被设计成最大输出功率。对最大的功率输出，　

功率放大器必须接一约为100Ohm的阻抗。输出功率能通过编程分成8　级，每级大约相差3dB，　

通过控制字Pa2～Pa0　控制。　　

　　　　为了预防干扰信号干扰功放，功放缓慢的导通和截止，通过外接电容C25　连接到24　脚，　

允许偏置电流在被限定范围上升或下降。上升/下降电流典型值为　1。1uA，当电源为3V　　时开　

关速率为2。6us/pF　。转换功放开关会影响PLL　，所以开关速率必须与PLL　带宽相对应。　　

　　　　缓冲放大器连接　VCO　　和功率放大器之间。功率放大器的输入信号将放大到期望的输出　

功率。通过设置位Gc　为“0　”，缓冲级可以被旁路。　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



　　　　RF　接收器的低干扰放大器利用提升输入信号来优化频率转变过程。最主要是为了预防混　

频器干扰。LAN　是一个两级放大器，正常时在434MHz　处能获得23dB　增益，LAN　有一直流　

外馈环，为LAN　提供偏置。外接电容C26　对所有的直流反馈环路起退耦和稳定作用，有一　

个大的低频环路增益。为获得高的接收灵敏度，LAN　的输入阻抗、输入匹配是非常重要的。　　

　　　　LAN　能通过设置ByLAN　位为“1”而被旁路，这对强输入信号是非常有用的。　　

　　　　混频器在434MHz　有　12dB　增益，微分输出在引脚端34、35　和引脚端38、39　时，每一　

路混频器的输出阻抗约为15kOhm。　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



　　


…………………………………………………………Page　834……………………………………………………………

　　　　　　　　　　　　　　　　　　　　　　　　　　　　第3　章　　　　射频收发器芯片原理与应用电路设计　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　·163　·　



　　　　　每个通道包括前置放大器和前置滤波器，前置滤波器是一个衰减　20dB　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　的三阶椭圆　

Sallen…Key　低通滤波器，可以阻止回转滤波器受邻频道强信号的干扰。前置放大器在Gc=0　　时　

有20dB　和Gc=1　　时有30dB　　的增益。输出电压（峰…峰值）分别为200mV　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　（30dB　时）和1V　

　（20dB　时）。　　

　　　　　三阶Sallen…Key　低通滤波器可以用程序控制成四种不同的截止频率，如表3。1。4　所示。　　



　　　　　　　　　　　　　　　　　　　　　　　　　表3。1。4　　　　不同Fc1　、Fc0　值时的截止频率和信道间隔　　



　　　　　　　　　　　　　　　　　　　　　　　Fc1　　　　　　　Fc0　　　　　　　　　截止频率/kHz　　　　　　　　　　　推荐信道间隔　　



　　　　　　　　　　　　　　　　　　　　　　　0　　　　　　　　　　0　　　　　　　　　　　　10　±2。5　　　　　　　　　　　　　　　25　　



　　　　　　　　　　　　　　　　　　　　　　　0　　　　　　　　　　1　　　　　　　　　　　　30　±7。5　　　　　　　　　　　　　　100　　



　　　　　　　　　　　　　　　　　　　　　　　0　　　　　　　　　　0　　　　　　　　　　　　60　±15　　　　　　　　　　　　　　　　200　　



　　　　　　　　　　　　　　　　　　　　　　　0　　　　　　　　　　1　　　　　　　　　　　　200　±50　　　　　　　　　　　　　　700　　



　　　　　　　

　　　　　对10kHz　的截止频率，第一级电路必须与每个混频器的输出端之间接一个820pF　的电容，　

对30kHz　的截止频率则需要接一个67pF　的电容。　　

　　　　　由于回转滤波器的截止频率可通过外接可变电阻来改变。最佳信道间隔将依赖于　

Sallen…Key　滤波器的截止频率。表3。1。4　给出了推荐的不同位设置时的信道间隔。　　

　　　　　主要信道滤波器是七阶椭圆低通滤波器的回转电容来实现的。椭圆滤波器为获得选择性　

和动态范围必须将电容减到最少。回转滤波器的截止频率通过外接电阻调整。表3。1。5　表示出　

了不同的偏置电阻对应的不同的截止频率。　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　表3。1。5　　　　不同的偏置电阻对应的不同截止频率　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　偏置电阻/kOhm　　　　　　　　　　　　　　　　　截止频率/kHz　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　6。8　　　　　　　　　　　　　　　　　　　　　70　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　8。2　　　　　　　　　　　　　　　　　　　　　55　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　15　　　　　　　　　　　　　　　　　　　　　　30　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　30　　　　　　　　　　　　　　　　　　　　　　14　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　47　　　　　　　　　　　　　　　　　　　　　　　8　　



　　　　　　　



　　　　　回转滤波器的截止频率选择与Sallen…Key　滤波器的截止频率一样。回转滤波器的最大截　

止频率为175kHz。截止频率必须足够高，以通过接收信号（频偏＋调制）。最低截止频率为：　　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　f　c（min）　=f　DEV　＋Baudrate/2　　　



　　　　　在频偏f　DEV=30kHz　和波特率为20　　kBaud　　时，最低截止频率是40kHz　。设置位Fc1=1　和　

Fc0=0　，截止频率为60kHz±15kHz　将是最佳的选择。回转滤波器偏置电阻为7。5kOhm或8。2kOhm时　

回转滤波器截止频率约为60kHz　。　　

　　　　　当选择接收宽带时，晶体误差也必须考虑进去，如果晶体温度偏离整个温度范围±10　×　



　　…6　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　…6　

10　　，输入的RF　信号和LO　信号理论上会互相偏离20　×10　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　。　　

　　　　　解调器解调出来的信号的频偏必须永远比频漂大，最小的频偏（f　DEVmin　）等于波特率。　

频偏至少等于波特率加上频漂。　　

　　　　　频偏可以在最小频偏到最小频偏加两个时段的最大频漂之间变化。当考虑晶体误差时，　



　　


…………………………………………………………Page　835……………………………………………………………

　·164　·　　　　　　　　　　　　　　　　　　　　　　　　射频集成电路芯片原理与应用电路设计　　



最低截止频率是：　　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　f　　　　=t　×　f　　　　　　＋　　　　　　　　　　　　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　2　　　　　　　　Baudrate/2　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　c（min）　　　　　　DEVmin　



其中f　　　　是考虑晶体误差时，LO　信号和输入RF　信号之间的最大频漂。　　



　　　　据此，信号在　434MHz　　　　　　　　　　处的频漂为　8680Hz。对于在　20kBaud　　　　　　　　　　　　　的波特率，频偏必须比　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　…6　

28。68kHz　更高。当RF　信号比LO　信号低20　×10　　　　　　　　　　　　　　　　时，频偏能从20kHz　变化，当RF　信号比　



　　　　　　　　　　　　　　　　　…6　

LO　信号高20　×10　　　　　　　时，频偏可以到37。36kHz，最低截止频率为47。36kHz　。　　

　　　　　限幅器是一个零点检波器，限幅器输出是与I…Q　相位差相对应的值，输出的是边缘陡峭　

的方波。　

　　　　　　　　　　



　　　　解调器解调I　和Q　信道输出，并产生数字量输出。解调器检测I　和Q　信道信号之间的相　

位差。对于I　信道限幅器输出的每一个边沿（上升沿和下降沿），Q　信道限幅器输出的振幅被　

采样。并且反之来也如此。解调器的输出在DATAIXO　引脚端。数据输出被IF　信号每周期四　

次更新。这也意味着输出数据的最大抖动为　1/　　（4×f　）（仅仅对零偏有效）。如果I　信道信号　

滞后于Q　信道，FSK　调制频率位于LO　频率上方（数据“1”），如果I　信道超前Q　信道，则　

FSK　调制频率位于LO　频率下方（数据“0　”）。　　

　　　　解调器的输入和输出通过一阶RC　低通滤波器滤波并经过斯密特触发器放大产生方波。　　

　　　　建议在低位率时，增加电容连接于引脚端18　的（DataC　），以减少RX　数据信号滤波器的　

带宽。滤波器的带宽必须根据位率而调整，这个功能通过RXFilt　位来控制。　　

　　　　RSSI　　（接收信号强度指示）电路输出对应于RF　　　　　　　　　　　　　　　　　　　　　输入信号强弱的直流电压。典型　RSSI　

响应曲线图如图3。1。9　所示（f　DEV=30kHz　，Gc=1　），图中超过70dB　的RF　输入范围对应于0。7V～　

2。05V　。　　

　　　　当接收到的RF　输入信号使RSSI　输出增加时，RSSI　能作为信号有无指示器，用于唤醒　

电路。无信号时，电路可以处于睡眠模式以延长电池寿命。　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

　　　　另一个应用是能测定发射功率是否可以在系统中减少一些，如果RSSI　检测到一强信号，　

将可告诉发射器减少发射功率以减少电流消耗。　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　图3。1。9　　　　典型RSSI　　响应曲线图　　



　　　　编程：两线（CLKIN　　和　REGIN　）式总线用来编程电路，两线串行总线接口可以控制分　

频器、选择TX　的功率和RX　和合成器电路功能块。接口由一个80　位编程寄存器组成。数据　

和第一有效位从REGIN　线进入，第一位是输入P1　，最后一位是输入P80　。程序寄存器中的　

位安排如表3。1。6　所示。位功能描述如表3。1。7　所示。　　



　　


…………………………………………………………Page　836……………………………………………………………

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　第3　章　　　　射频收发器芯片原理与应用电路设计　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　·165　·　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　表3。1。6　　　　程序寄存器中的位分配表　　



p1～p6　　　　　　　　　p7～p12　　　　　　　　　p13～p24　　　　　　　　p25～p36　　　　　　　　　p37～p46　　　　　　　　p47～p56　　　　　　　　　　　　p57　　　　　　　　　　　　p58　　



　　A1　　　　　　　　　　　　A0　　　　　　　　　　　　　　N1　　　　　　　　　　　　　N0　　　　　　　　　　　　　　M1　　　　　　　　　　　　　M0　　　　　　　　　　　　　RxFilt　　　　　　　　　　Pa2　　



　　p59　　　　　　　　　　　p60　　　　　　　　　　　　　p61　　　　　　　　　　　　p62　　　　　　　　　　　　　p63　　　　　　　　　　　　p64　　　　　　　　　　　　　p65　　　　　　　　　　　　p66　　



　　Pa1　　　　　　　　　　　Pa0　　　　　　　　　　　　　Gc　　　　　　　　　　　ByLNA　　　　　　　　　　　　Ref6　　　　　　　　　　　　Ref5　　　　　　　　　　　Ref4　　　　　　　　　　　　Ref3　　



　　p67　　　　　　　　　　　p68　　　　　　　　　　　　　p69　　　　　　　　　　　　p70　　　　　　　　　　　　　p71　　　　　　　　　　　　p72　　　　　　　　　　　　　p73　　　　　　　　　　　　p74　　



　Ref2　　　　　　　　　　　Ref1　　　　　　　　　　　Ref0　　　　　　　　　　　Cpmp1　　　　　　　　　　Cpmp0　　　　　　　　　　　　Fc1　　　　　　　　　　　　　Fc0　　　　　　　　　　　OutS2　　



　　p75　　　　　　　　　　　p76　　　　　　　　　　　　　p77　　　　　　　　　　　　p78　　　　　　　　　　　　　p79　　　　　　　　　　　　p80　　　　　　　　　　　　　—　　　　　　　　　　　　　　　—　　



　OutS1　　　　　　　　　OutS0　　　　　　　　　　　Mod1　　　　　　　　　　　Mod0　　　　　　　　　　　　　RT　　　　　　　　　　　　　　Pu　　　　　　　　　　　　　—　　　　　　　　　　　　　　　—　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　表3。1。7　　　　位功能描述　　



　　　　　　　　　　名称　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　描　　　　　　　　述　　



　　　　　　　A1　　　　　　　　　　　分频器A1　，6　位　　



　　　　　　　A0　　　　　　　　　　　分频器A0　，6　位　　



　　　　　　　N1　　　　　　　　　　　分频器N1　，12　位　　



　　　　　　　N0　　　　　　　　　　　分频器N0　，12　位　　



　　　　　　　M1　　　　　　　　　　　分频器M1　，10　位　　



　　　　　　　M0　　　　　　　　　　　分频器M0　，10　位　　



　　　　　　　RxFilt　　　　　　　1=为RX　数据信号的滤波外接电容　　



　　　　　　　Pa2　　　　　　　　　　功率放大器增益设置　　



　　　　　　　P　a1　　　　　　　　　pa2；　pa1；　pa0　=　0　：　　较低功率输出　　



　　　　　　　Pa0　　　　　　　　　　pa2；　pa1；　pa0　=　1　：　　较高功率输出　　



　　　　　　　Gc　　　　　　　　　　　功率放大器缓冲器增益控制：1=高增益　　



　　　　　　　　　　　　　　　　　　　　接收器前置放大器增益控制：1=高增益　　



　　　　　　　ByLNA　　　　　　　　1　=　LNA　　被旁路　　



　　　　　　　Ref6　　　　　　　　　设置锁定检测器基准　　



　　　　　　　Ref5　　　　　　　　　全为0　：较高基准　　



　　　　　　　Ref4　　　　　　　　　全为1：较低基准　　



　　　　　　　Ref3　　



　　　　　　　Ref2　　



　　　　　　　Ref1　　



　　　　　　　Ref0　　



　　　　　　　Cpmp1　　　　　　　　充电泵设置：　　



　　　　　　　Cpmp0　　　　　　　　Cpmp1=0；　Cpmp0=0　：　　±125uA　　



　　　　　　　　　　　　　　　　　　　　Cpmp1=0；　Cpmp0=1　：　　±500uA　　



　　　　　　　　　　　　　　　　　　　　Cpmp1=1；　Cpmp0=0　：　　　由　　LockDet　（LD）控制　　LD=0：　　　±500uA　；LD=1：　　　±125uA　　



　　　　　　　　　　　　　　　　　　　　Cpmp1=1；　Cpmp0=1　：　　与发射方式相同，在接收发射电流是±500uA　　



　　　　　　　Fc1　　　　　　　　　　有源RC　滤波器设置　　



　　　　　　　Fc0　　　　　　　　　　Fc1=0；　Fc0=0　：　10kHz　　



　　　　　　　　　　　　　　　　　　　　Fc1=1；　Fc0=0　：　60kHz　　



　　　　　　　　　　　　　　　　　　　　Fc1=0；　Fc0=1　：　30kHz　　　　



　　　　　　　　　　　　　　　　　　　　Fc1=1；　Fc0=1　：　200kHz　　



　　


…………………………………………………………Page　837……………………………………………………………

　·166　·　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　射频集成电路芯片原理与应用电路设计　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　续表　　



　　　　　　　　　　　　名称　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　描　　　　　　　　述　　



　　　　　　　　　　OutS2　　　　　　I…和Q…通道　　OutS2　OutS1　OutS0　IchOut　QchOut　OutS2　OutS1　OutS0　IchOut　QchOut　　



　　　　　　　　　　OutS1　　　　　　输出选择　　　　　　　　0　　　　　　　　　　0　　　　　　　　0　　　　　　　　高阻　　　　　　　　高阻　　　　　　　　　　1　　　　　　　　0　　　　　　　　　　　　0　lim_qch　　　　　　gm_qch　　



　　　　　　　　　　OutS0　　　　　　　　　　　　　　　　　　0　　　　　　　　　　0　　　　　　　　1　　　　　　sk_ich　　　　　　sk_qch　　　　　　　　1　　　　　　　　　　0　　　　　　　　　　1　gm_ich　　　　　　lim_ich　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　0　　　　　　　　　　1　　　　　　　　0　　　　　　gm_ich　　　　　　gm_qch　　　　　　1　　　　　　　　　　1　　　　　　　　　　0　　高阻　　　　　　　　双　　LF　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　0　　　　　　　　　　1　　　　　　　　1　　　　　　lim_ich　　　　　　lim_qch　　　　　　1　　　　　　　　　　1　　　　　　　　　　1　N_分频　　　　M_分频　　



　　　　　　　　　　　　　　　　　　　　　sk_*：　Sallen…Key　滤波器输出；gm_*：gyrator　滤波器输出；lim_*：　限幅器输出　　



　　　　　　　　　　Mod1　　　　　　　Mod1　=　0；　Mod0　=　0：　FSK　　调制加到　　VCO　　



　　　　　　　　　　Mod0　　　　　　　Mod1　=　0；　Mod0　=　1：　FSK　　调制加到　　VCO：　　开环调制　　



　　　　　　　　　　　　　　　　　　　　　Mod1　=　1；　Mod0　=　0：　FSK　　调制利用在分频器的两个设置之间转换实现　　



　　　　　　　　　　　　　　　　　　　　　Mod1　=　1；　Mod0　=　1：　FSK　　调制利用分频器A1　加/减1　实现　　



　　　　　　　　　　RT　　　　　　　　　0　=接收模式　　1　=发射模式　　



　　　　　　　　　　Pu　　　　　　　　　1　=　　　电源加上；　0　=低功耗模式　　



　　　　　　　　　

　　　　　　当FSK　调制加到VCO　时，PLL　使用分配器A1　、N1　和M1　。当Mod1=1　、Mod0=0　时会　

在不同的分频器中切换，当DATAIXO0=0　时，PLL　使用分频器A1　、N1　和M1　，在不同的分　

频器间切换来实现FSK　调制。　　

　　　　　N　、M　和A　的值可用下列公式计算得到：　　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　f　XCO　　　　　　　f　RF　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　f　C　=　　　　　　　=　　　　　　　　　　　　　　　　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　M　　　　　　　32　×N　＋A　

其中f　c　是相对频率。　　

　　　　　　当CLKIN　信号为高电平时，80　位控制字首先读入移位寄存器，然后通过REGIN　信号（正　

的或负的）装入并行寄存器。电路直接指定模式（如接收、发射等）。　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



　　　　　　　　　　　　　　　　　　　　　图3。1。10　　　　CLKIN、REGIN　、内部LOAD_INT　和PA_C　信号时序图　　



图中，时序1：倒数第二位数据被时钟信号装入移位寄存器（‘1’）。　　

　　　　　　　　时序2　：最后一位数据被时钟信号装入移位寄存器（‘1’）。　　

　　　　　　　　时序3：REGIN　信号转换产生一内部装入脉冲，将控制字装入并行寄存器，电路进入　

新的模式（TX　模式），并稳定在这种新模式。　　

　　　　　　　　时序4　：当时钟信号变低时，功放慢慢开启使RF　输出信号最小。PA　开启前，PLL　是　

可靠地锁定状态。LOCKDET　被设置后，PA　将开启。　　



　　


…………………………………………………………Page　838……………………………………………………………

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　第3　章　　　　射频收发器芯片原理与应用电路设计　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　·167　·　



　　　　　　　　　时序5：功率放大器是满负荷开启。　　

　　　　　　　　　时序6　：一个新的控制字进入移位寄存器。当CLKIN　为高时，一个REGIN　信号跳变，　

关闭功率放大器。　　

　　　　　　　　　时序　7　：当功放关闭时产生内部装入脉冲。新控制字装入并行寄存器，电路进入一个　

新的模式（节电模式）。CLKIN　必须在产生内部装入脉冲后变低。　　

　　　　　　当CLKIN　是高时，REGIN　上的跳变是可避免的，新控制字能在任何时间不影响收发器　

的操作的情况下按时进入移位寄存器。　　

　　　　　　控制字设置例：f　RF=434。245MHz　，频偏为±10kHz　，f　XCO=10MHz　。FSK　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　调制通过二分频　

器切换实现。控制字设置如表3。1。8　所示。FSK　调制时，通过切换不同的分配器A　、N　和M　

的值去对应接收频率和两个发射频率来实现。　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　表3。1。8　　　　控制字设置　　



　　　　　　　　　　　　　　　　　　　　　　A1　　　　　　　　　　　　　　A0　　　　　　　　　　　　　　N1　　　　　　　　　　　　　　　N0　　　　　　　　　　　　　　M1　　　　　　　　　　　　　　M0　　



　　　　　　Tx　　　　　　　　　　　　　　18　　　　　　　　　　　　　　11　　　　　　　　　　　　　　127　　　　　　　　　　　　　115　　　　　　　　　　　　　　94　　　　　　　　　　　　　　　85　　



　　　　　　Rx　　　　　　　　　　　　　　27　　　　　　　　　　　　　　27　　　　　　　　　　　　　　143　　　　　　　　　　　　　143　　　　　　　　　　　　　　106　　　　　　　　　　　　　106　　



　　　　　　　　　　　　　　　　　　　　RxFilt　　　　　　　　　　　　Pa2　　　　　　　　　　　　　Pa1　　　　　　　　　　　　　Pa0　　　　　　　　　　　　　　Gc　　　　　　　　　　　　ByLNA　　



　　　　　　Tx　　　　　　　　　　　　　　0　　　　　　　　　　　　　　　　1　　　　　　　　　　　　　　　1　　　　　　　　　　　　　　　1　　　　　　　　　　　　　　　　1　　　　　　　　　　　　　　　0　　



　　　　　　Rx　　　　　　　　　　　　　　0　　　　　　　　　　　　　　　　1　　　　　　　　　　　　　　　1　　　　　　　　　　　　　　　1　　　　　　　　　　　　　　　　1　　　　　　　　　　　　　　　0　　



　　　　　　　　　　　　　　　　　　　　　Ref6　　　　　　　　　　　　Ref5　　　　　　　　　　　　　Ref4　　　　　　　　　　　　Ref3